能够突破带宽瓶颈,Altera开发了据称是业界首款异构的SiP(系统级封装),集成堆叠高带宽的内存(HBM2)从SK海力士采用Stratix FPGA的10和SoC。据该公司称,这些的Stratix 10 DRAM的SiP代表了一类新的专门架构,以满足高性能系统最苛刻的内存带宽要求的设备。
在SiP中提供相对独立的DRAM超过10倍以上的内存带宽,可今天说,该公司。需要在数据中心,广播,有线网络和高性能计算系统带宽的这个水平。
该公司认为它是第一个将这一3D堆叠存储技术旁边的FPGA。 SiP的,用户可以自定义的工作负载,实现高能效的方式最高的内存带宽。它正在与客户的DRAM的SiP集成到下一代高端系统。
异构的SiP是通过使用英特尔的嵌入式多芯片互连桥(EMIB)技术实现。 EMIB技术采用了小型高性能,高密度硅桥连接在一起的多个芯片在单个封装中。该技术的特点是芯片之间很短的痕迹,允许在较低功耗提供更高的性能和更高的吞吐量相比,内插器为基础的设备性价比的异类SIP设备。
该公司计划在单片FPGA集成了先进的部件,如内存,处理器,模拟,光学和各种硬化协议。对SK力士HBM2提供256Gbyte / s的带宽和更低的66%每比特能量和是在一个相当小的形状因子相比竞争存储器装置。 HBM2垂直堆叠的DRAM裸片,并使用穿硅通孔(TSV)和微凸互连它们。整合HBM2在异构SiP实现使Altera的打包的DRAM存储器作为靠近FPGA裸片越好,从而缩短导线长度,并提供在最低功率最高的存储器带宽。
客户可以使用快进编译绩效评估的工具开始的Stratix 10设计的今天。 Altera将开始出货的Stratix FPGA的10和SoC在2016年和Stratix 10 DRAM的SiP产品将开始出货在2017年。